

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS

① GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**



TFW

PTO/SB/21 (08-03)

Approved for use through 08/30/2003. OMB 0651-0031

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

TRANSMITTAL FORM (to be used for all correspondence after initial filing)	Application Number	10/709,611	
	Filing Date	05/18/2004	
	First Named Inventor	Li-Ming Tseng	
	Art Unit		
	Examiner Name		
Total Number of Pages in This Submission	3	Attorney Docket Number	ACMP0046USA

ENCLOSURES (Check all that apply)		
<input checked="" type="checkbox"/> Fee Transmittal Form	<input type="checkbox"/> Drawing(s)	<input type="checkbox"/> After Allowance communication to Technology Center (TC)
<input type="checkbox"/> Fee Attached	<input type="checkbox"/> Licensing-related Papers	<input type="checkbox"/> Appeal Communication to Board of Appeals and Interferences
<input type="checkbox"/> Amendment/Reply	<input type="checkbox"/> Petition	<input type="checkbox"/> Appeal Communication to TC (Appeal Notice, Brief, Reply Brief)
<input type="checkbox"/> After Final	<input type="checkbox"/> Petition to Convert to a Provisional Application	<input type="checkbox"/> Proprietary Information
<input type="checkbox"/> Affidavits/declaration(s)	<input type="checkbox"/> Power of Attorney, Revocation	<input type="checkbox"/> Status Letter
<input type="checkbox"/> Extension of Time Request	<input type="checkbox"/> Change of Correspondence Address	<input type="checkbox"/> Other Enclosure(s) (please identify below):
<input type="checkbox"/> Express Abandonment Request	<input type="checkbox"/> Terminal Disclaimer	
<input type="checkbox"/> Information Disclosure Statement	<input type="checkbox"/> Request for Refund	
<input checked="" type="checkbox"/> Certified Copy of Priority Document(s)	<input type="checkbox"/> CD, Number of CD(s) _____	
<input type="checkbox"/> Response to Missing Parts/Incomplete Application	Remarks	
<input type="checkbox"/> Response to Missing Parts under 37 CFR 1.52 or 1.53		

SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT	
Firm or Individual name	Winston Hsu, Reg. No.: 41,526
Signature	<i>Winston Hsu</i>
Date	5/20/2004

CERTIFICATE OF TRANSMISSION/MAILING			
I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below.			
Typed or printed name			
Signature		Date	

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.



PTO/SB/17 (10-03)

Approved for use through 07/31/2006. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

FEE TRANSMITTAL for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

☐ Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT (\$) 0.00

Complete if Known

Application Number	10/709,611
Filing Date	05/18/2004
First Named Inventor	Li-Ming Tseng
Examiner Name	
Art Unit	
Attorney Docket No.	ACMP0046USA

METHOD OF PAYMENT (check all that apply)☐ Check ☐ Credit card ☐ Money Order ☐ Other ☐ None☒ Deposit Account:

Deposit Account Number	50-3105
Deposit Account Name	North America Intellectual Property Corp.

The Director is authorized to: (check all that apply)

☒ Charge fee(s) indicated below ☐ Credit any overpayments☒ Charge any additional fee(s) or any underpayment of fee(s)☐ Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account.**FEE CALCULATION****1. BASIC FILING FEE**

Large Entity Fee Code (\$)	Small Entity Fee Code (\$)	Fee Description	Fee Paid
1001 770	2001 385	Utility filing fee	
1002 340	2002 170	Design filing fee	
1003 530	2003 265	Plant filing fee	
1004 770	2004 385	Reissue filing fee	
1005 160	2005 80	Provisional filing fee	
SUBTOTAL (1)			(\$) 0.00

2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE

	Extra Claims	Fee from below	Fee Paid
Total Claims	-20** =	X	
Independent Claims	-3** =	X	
Multiple Dependent			

Large Entity Fee Code (\$)	Small Entity Fee Code (\$)	Fee Description
1202 18	2202 9	Claims in excess of 20
1201 86	2201 43	Independent claims in excess of 3
1203 290	2203 145	Multiple dependent claim, if not paid
1204 86	2204 43	** Reissue independent claims over original patent
1205 18	2205 9	** Reissue claims in excess of 20 and over original patent

SUBTOTAL (2) (\$) 0.00

**or number previously paid, if greater; For Reissues, see above

FEE CALCULATION (continued)**3. ADDITIONAL FEES**

Large Entity Fee Code (\$)	Small Entity Fee Code (\$)	Fee Description	Fee Paid
1051 130	2051 65	Surcharge - late filing fee or oath	
1052 50	2052 25	Surcharge - late provisional filing fee or cover sheet	
1053 130	1053 130	Non-English specification	
1812 2,520	1812 2,520	For filing a request for <i>ex parte</i> reexamination	
1804 920*	1804 920*	Requesting publication of SIR prior to Examiner action	
1805 1,840*	1805 1,840*	Requesting publication of SIR after Examiner action	
1251 110	2251 55	Extension for reply within first month	
1252 420	2252 210	Extension for reply within second month	
1253 950	2253 475	Extension for reply within third month	
1254 1,480	2254 740	Extension for reply within fourth month	
1255 2,010	2255 1,005	Extension for reply within fifth month	
1401 330	2401 165	Notice of Appeal	
1402 330	2402 165	Filing a brief in support of an appeal	
1403 290	2403 145	Request for oral hearing	
1451 1,510	1451 1,510	Petition to institute a public use proceeding	
1452 110	2452 55	Petition to revive - unavoidable	
1453 1,330	2453 665	Petition to revive - unintentional	
1501 1,330	2501 665	Utility issue fee (or reissue)	
1502 480	2502 240	Design issue fee	
1503 640	2503 320	Plant issue fee	
1460 130	1460 130	Petitions to the Commissioner	
1807 50	1807 50	Processing fee under 37 CFR 1.17(q)	
1806 180	1806 180	Submission of Information Disclosure Stmt	
8021 40	8021 40	Recording each patent assignment per property (times number of properties)	
1809 770	2809 385	Filing a submission after final rejection (37 CFR 1.129(a))	
1810 770	2810 385	For each additional invention to be examined (37 CFR 1.129(b))	
1801 770	2801 385	Request for Continued Examination (RCE)	
1802 900	1802 900	Request for expedited examination of a design application	

Other fee (specify)

*Reduced by Basic Filing Fee Paid

SUBTOTAL (3) (\$) 0.00**SUBMITTED BY**

(Complete if applicable)

Name (Print/Type)	Winston Hsu	Registration No. (Attorney/Agent)	41,526	Telephone	886289237350
Signature	<i>Winston Hsu</i>			Date	5/27/2004

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.



PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE


Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign applications:

Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached?	
				YES	NO
092113640	Taiwan R.O.C	05/20/2003	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder:

申請日：西元 2003 年 05 月 20 日
Application Date

申請案號：092113640
Application No.

申請人：明基電通股份有限公司
Applicant(s)

局長
Director General

蔡練生

發文日期：西元 2003 年 07 月 9 日
Issue Date

發文字號：09220689410
Serial No.

申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

發明專利說明書

一、 發明名稱	中 文	電壓偵測方法及相關電路
	英 文	VOLTAGE-DETECTING METHOD AND RELATED CIRCUITS
二、 發明人 (共2人)	姓 名 (中文)	1. 曾力民
	姓 名 (英文)	1. Tseng, Li-Ming
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (中 文)	1. 台北市大安區敦化南路二段八十一巷二十一號五樓
	住居所 (英 文)	1. 5F, No. 21, Lane 81, Sec. 2, Tun-Hua S. Rd., Ta-An Taipei City, Taiwan, R.O.C.
三、 申請人 (共1人)	名稱或 姓 名 (中文)	1. 明基電通股份有限公司
	名稱或 姓 名 (英文)	1. BenQ Corporation
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中 文)	1. 桃園縣龜山鄉山鶯路157號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1. No. 157, Shan-Ying Road, Kweishan, Tao-Yuan Hsien, Taiwan, R.O.C.
	代表人 (中文)	1. 李焜耀
	代表人 (英文)	1. Lee, Kuen-Yao



申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

發明專利說明書

一、 發明名稱	中 文	
	英 文	
二、 發明人 (共2人)	姓 名 (中文)	2. 藍仁宏
	姓 名 (英文)	2. Lan, Jen-Hong
	國 籍 (中英文)	2. 中華民國 TW
	住居所 (中 文)	2. 宜蘭縣冬山鄉光明路二十七巷十三號
	住居所 (英 文)	2. No. 13, Lane 27, Kuang-Ming Rd., Tung-Shan Shiang, I-Lan Hsien, Taiwan, R.O.C.
三、 申請人 (共1人)	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
	國 籍 (中英文)	
	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人 (中文)	
	代表人 (英文)	



四、中文發明摘要 (發明名稱：電壓偵測方法及相關電路)

本發明係提供一種使用一電壓偵測電路偵測一電池的電壓之方法，該電壓偵測電路包含一中央處理器、一比較器、一第一電阻、一第二電阻、及至少一並聯於該第一電阻之電力區段偵測電路，該電力區段偵測電路包含一第三電阻及一串聯於該第三電阻之第一開關。該比較器之第一輸入端係連接於該電池，該第一電阻係連接於該比較器之第二輸入端與一第一電壓源之間，該第二電壓源之輸出端係連接於該比較器之第二輸入端與一第二電壓源之間。該方法包含使用該中央處理器依據該比較器之輸出端之電位於輸出一控制該第一開關之控制訊號、以及使用該中央處理器依據該比較器之輸出端之電位輸出一電力顯示訊號。

五、(一)、本案表示圖為：第三圖

(二)、本案表示圖之元件表示符號簡單說明

六、英文發明摘要 (發明名稱：VOLTAGE-DETECTING METHOD AND RELATED CIRCUITS)

A method to detect a voltage level of a battery by using a voltage-detecting circuit is disclosed. The voltage-detecting circuit has a CPU, a comparator, a first resistor, a second resistor, and at least a power level segment detector parallelly connected to the first resistor, the power level segment detector having a third resistor and a first switch serially



四、中文發明摘要 (發明名稱：電壓偵測方法及相關電路)

100	電壓偵測電路	102	比較器
110	第一電阻	112	第二電阻
114	第一電力區段偵測電路		
116	第三電阻	118	第一開關
120	第二電力區段偵測電路		
122	第四電阻	124	第二開關

六、英文發明摘要 (發明名稱：VOLTAGE-DETECTING METHOD AND RELATED CIRCUITS)


connected to the third resistor. The battery is electrically connected to a first input end of the comparator. The first resistor is electrically connected between a second input end of the comparator and a reference voltage. The second resistor is electrically connected between the second input end of the comparator and ground. The method includes following steps:



四、中文發明摘要 (發明名稱：電壓偵測方法及相關電路)

六、英文發明摘要 (發明名稱：VOLTAGE-DETECTING METHOD AND RELATED CIRCUITS)

Utilizing the CPU to output a control signal to control the first switch by determining voltage levels at the output end of the comparator, and utilizing the CPU to output a power indication signal to indicate voltage level of the battery by determining voltage levels at the output end of the comparator.



一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先

無

二、☐主張專利法第二十五條之一第一項優先權：

申請案號：

無

日期：

三、主張本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間

日期：

四、☐有關微生物已寄存於國外：

寄存國家：

寄存機構：

寄存日期：

寄存號碼：

無

☐有關微生物已寄存於國內(本局所指定之寄存機構)：

寄存機構：

寄存日期：

寄存號碼：

無

☐熟習該項技術者易於獲得，不須寄存。



五、發明說明 (1)

發明所屬之技術領域



本發明係相關於一種電壓偵測電路，尤指一種使用一內含比較器、電阻及開關等電子元件之電壓偵測電路偵測一電池的電壓之方法及相關電路。

先前技術

近年來，通訊技術的突飛猛進，使得行動電話已漸漸成為一種不可或缺的通訊工具。一般說來，因為行動電話之電力來源通常為一可充電式電池，所以行動電話的使用者必需不時地利用行動電話內的電壓偵測電路來偵測該行動電話內之可充電式電池之剩餘電力，以便知道該行動電話尚可使用多久。

一習知行動電話 10 係使用一八位元之類比 / 數位轉換器 (A/D converter) 12 來偵測其內的可充電式電池 14 之剩餘電力，類比 / 數位轉換器 12 可將可充電式電池 14 之類比式剩餘電力訊號轉換成一數位式剩餘電力訊號。如此一來，行動電話 10 就可依據類比 / 數位轉換器 12 的接腳所輸出之訊號判定行動電話 10 之剩餘電力狀態。

對於偵測行動電話 10 的剩餘電力之方法而言，使用類比 / 數位轉換器 12 顯得有點大材小用，因為行動電話 10



五、發明說明 (2)

的使用者通常只在意行動電話 10 大約還可使用多久，也就是行動電話 10 之偵測可充電式電池 14 的剩餘電力之功能不需要精確到類比 / 數位轉換器 12 所提供之 256 種 (2^8) 電力偵測區段。

發明內容

因此本發明之主要目的在於提供一種僅使用一簡易式電壓偵測電路就能偵測一電池的電壓之方法及相關電路。

根據本發明之申請專利範圍，本發明係揭露一種使用一電壓偵測電路偵測一電池之電力狀態的方法，該電壓偵測電路包含一中央處理器、一比較器、一第一電阻、一第一電力區段偵測電路、及一第二電阻。該中央處理器包含一第一通用輸入 / 輸出埠及一第二通用輸入 / 輸出埠；該比較器包含一第一輸入端、一第二輸入端及一輸出端，該第一輸入端係連接於該電池，該輸出端係連接於該中央處理器之第一通用輸入 / 輸出埠；該第一電阻係連接於該比較器的第二輸入端與一第一電壓源之間；該第一電力區段偵測電路其係並聯於該第一電阻，該第一電力區段偵測電路包含一第三電阻及一串聯於該第三電阻之第一開關，該第一開關係連接於該中央處理器之第二通用輸入 / 輸出埠；該第二電阻係連接於該比較

五、發明說明 (3)

器的第二輸入端與一第二電壓源之間。該方法包含使用該中央處理器依據該第一通用輸入/輸出埠之電位於該第二通用輸入/輸出埠輸出一控制該第一開關之第一控制訊號、以及使用該中央處理器依據該第一通用輸入/輸出埠之電位輸出一電力顯示訊號。

相較於習知八位元類比/數位轉換器之昂貴身價，本發明之電壓偵測電路的成本相當低廉。本發明之電壓偵測電路也可以增加電力區段偵測電路的數量之方式，更精確地偵測該電池的電力狀態。本發明之電壓偵測電路偵測的電力區段之數目為 2^N+1 ，其中 N 為電壓偵測電路中電力區段偵測電路的數量。此外，由於本發明之電壓偵測電路中的比較器及 MOS 開關皆可以一 ASIC 中的 OP 及 MOS 來實現，所以本發明之電壓偵測電路不但體積小，並且製作成本也相對低廉。

實施方式

請參考圖一，圖一為本發明電壓偵測電路 60 的第一實施例之電路圖，電壓偵測電路 60 可偵測三種電力區段 (2^1+1)。電壓偵測電路 60 包含一中央處理器 (CPU) 22、一比較器 62、一第一電阻 70、一第二電阻 72、及一並聯於第二電阻 72 之第一電力區段偵測電路 74，第一電阻 70 及

五、發明說明 (4)

第二電阻 72 之阻值分別為 R_5 及 R_6 。中央處理器 22 包含一第一通用輸入/輸出埠 (general purpose input/output port, GPIO) 24 及一第二通用輸入/輸出埠 26。第一電力區段偵測電路 74 包含一第三電阻 76 及一串接於第三電阻 76 之第一開關 78，第三電阻 76 之阻值為 R_7 ，第一開關 78 之導通 (close) 或不導通 (open) 係受控於中央處理器 22 之第二通用輸入/輸出埠 26 所輸出之導通開關訊號或不導通開關訊號。比較器 62 可為設於一應用晶片 (application specific integrated circuit, ASIC) 中之運算放大單元 (operational amplifier, OP)，而第一開關 78 可為設於該應用晶片中的金屬氧化半導體 (MOS) 電晶體。比較器 62 包含一第一輸入端 64、一第二輸入端 66 及一輸出端 68，第一輸入端 64 係連接於該行動電話中之電池，輸出端 68 係連接於中央處理器 22 之第一通用輸入/輸出埠 24。電壓偵測電路 60 之第一電阻 70 係連接於比較器 62 的第二輸入端 66 與一第三參考電壓 V_{f3} 之間，電壓偵測電路 60 之第二電阻 72 係連接於比較器 62 的第二輸入端 66 與一第六參考電壓之間，在本實施例中，該第六參考電壓為接地點。中央處理器 22 另電連接於一顯示裝置 (未顯示)。

電壓偵測電路 60 可偵測電池電壓 V_b (比較器 62 的第一輸入端 64 之電壓) 是否高於或低於 $(V_{f3} * R_6) / (R_5 + R_6)$ (亦即比較器 62 的第二輸入端 66 之電壓，其中假設第一開關 78 係不導通)。舉例來說，當電池電壓 V_b 大於 $(V_{f3} * R_6) / (R_5 + R_6)$

五、發明說明 (5)

時，比較器 62 會於輸出端 68 輸出一邏輯高 (logic high) 控制訊號，以顯示該電池之電池電壓 V_b 係高於 $(V_f * R_6) / (R_5 + R_6)$ ；反之，當電池電壓 V_b 小於 $(V_f * R_6) / (R_5 + R_6)$ 時，比較器 62 會於輸出端 68 輸出一邏輯低 (logic low) 控制訊號。

電壓偵測電路 60 之運作說明如下：起初，中央處理器 22 於第二通用輸入/輸出埠 26 輸出該不導通開關訊號以將第一開關 78 維持在不導通的狀態；若比較器 62 於輸出端 68 先輸出該邏輯高控制訊號，則表示電池電壓 V_b 係高於 $(V_f * R_6) / (R_5 + R_6)$ ，中央處理器 22 將一對應之高電力顯示訊號輸出至該顯示裝置；反之，若比較器 62 於輸出端 68 係輸出該邏輯低控制訊號，則中央處理器 22 會於第二通用輸入/輸出埠 26 改輸出該導通開關訊號以導通第一開關 78，若比較器 62 於輸出端 68 仍輸出該邏輯高控制訊號，則表示電池電壓 V_b 係介於 $(V_f * R_6) / (R_5 + R_6)$ 與 $(V_f * R_6 \parallel R_7) / (R_5 + R_6 \parallel R_7)$ 之間，中央處理器 22 將一對應之中電力顯示訊號輸出至該顯示裝置；若比較器 62 於輸出端 68 改輸出該邏輯低控制訊號，則表示電池電壓 V_b 係低於 $(V_f * R_6 \parallel R_7) / (R_5 + R_6 \parallel R_7)$ ，中央處理器 22 將一對應之低電力顯示訊號輸出至該顯示裝置。

請參考圖二，圖二為本發明電壓偵測電路 80 的第二實施例之電路圖，電壓偵測電路 80 亦可偵測三種電力偵測區段 (2+1)。電壓偵測電路 80 包含中央處理器 22、一比

五、發明說明 (6)

較器 82、一第一電阻 90、一第二電阻 92、及一並聯於第一電阻 90之第二電力區段偵測電路 94，第一電阻 90及第二電阻 92之阻值分別為 R 及 R_9 。第二電力區段偵測電路 94 包含一第四電阻 96及一第二開關 98，第四電阻 96之阻值為 R_{10} ，第二開關 98係串接於第四電阻 96，第二開關 98之導通或不導通係受控於中央處理器 22之第二通用輸入/輸出埠 26所輸出之導通開關訊號或不導通開關訊號。比較器 82可為設於一應用晶片中之運算放大單元，而第二開關 98可為設於該應用晶片中的 MOS 電晶體。比較器 82包含一第一輸入端 84、一第二輸入端 86及一輸出端 88，第一輸入端 84係連接於該行動電話中之電池，輸出端 88係連接於中央處理器 22之第一通用輸入/輸出埠 24。電壓偵測電路 80之第一電阻 90係連接於比較器 82的第二輸入端 86與一第四參考電壓 V_4 之間，而電壓偵測電路 80之第二電阻 92係連接於比較器 82的第二輸入端 86與一第七參考電壓之間，在本實施例中，該第七參考電壓為接地點。中央處理器 22另連接於該顯示裝置。

電壓偵測電路 80之運作說明如下：起初、中央處理器 22於其第二通用輸入/輸出埠 26輸出該導通開關訊號以將第二開關 98維持在導通的狀態；若比較器 82於輸出端 88先輸出該邏輯低控制訊號，表示電池電壓 V 係低於 $(V_4 * R_9) / (R_8 + R_9)$ ，中央處理器 22將該低電力顯示訊號輸出至該顯示裝置；反之，若比較器 82於輸出端 88先輸出

五、發明說明 (7)

該邏輯高控制訊號，則中央處理器 22 於其第二通用輸入 / 輸出埠 26 輸出該不導通開關訊號以不導通第一開關 98，若比較器 82 於輸出端 88 仍輸出該邏輯低控制訊號，則表示電池電壓 V 係介於 $(V_f * R_9) / (R_8 + R_9)$ 與 $(V_f * R_9) / (R_9 + R_8 \parallel R_{10})$ 之間，中央處理器 22 將該中電力顯示訊號輸出至該顯示裝置；若比較器 82 於輸出端 88 改輸出該邏輯高控制訊號，則表示電池電壓 V 係高於 $(V_f * R_9) / (R_9 + R_8 \parallel R_{10})$ ，中央處理器 22 將該高電力顯示訊號輸出至該顯示裝置。

請參考圖三，圖三為本發明電壓偵測電路 100 的第三实施例之電路圖，電壓偵測電路 100 可偵測五種電力偵測區段 $(2^4 + 1)$ 。電壓偵測電路 100 包含中央處理器 22、一比較器 102、一第一電阻 110、一第二電阻 112、一並聯於第一電阻 110 之第一電力區段偵測電路 114、及一並聯於第二電阻 112 之第二電力區段偵測電路 120，第一電阻 110 及第二電阻 112 之阻值分別為 R_{11} 及 R_{12} 。中央處理器 22 另包含一第三通用輸入 / 輸出埠 28。第一電力區段偵測電路 114 包含一第三電阻 116 及一第一開關 118，第三電阻 116 之阻值為 R_{13} ，第一開關 118 係串接於第三電阻 116，第一開關 118 之導通或不導通係受控於中央處理器 22 之第三通用輸入 / 輸出埠所輸出之導通開關訊號或不導通開關訊號。第二電力區段偵測電路 120 包含一第四電阻 122 及一第二開關 124，第四電阻 122 之阻值為 R_{14} ，第二開關 124 係串接於第四電阻 122，第二開關 124 之導通或不導通係受控於中

五、發明說明 (8)

中央處理器 22 之第二通用輸入 / 輸出埠 26 所輸出之導通開關訊號或不導通開關訊號。比較器 102 可為設於一應用晶片中之運算放大單元，而第一開關 118 及第二開關 124 可為設於該應用晶片中的 MOS 電晶體。比較器 102 包含一第一輸入端 104、一第二輸入端 106 及一輸出端 108，第一輸入端 104 係連接於該行動電話中之電池，輸出端 108 係連接於中央處理器 22 之第一通用輸入 / 輸出埠 24。電壓偵測電路 100 之第一電阻 110 係連接於比較器 102 的第二輸入端 106 與一第五參考電壓 V_{f5} 之間，而電壓偵測電路 100 之第二電阻 112 係連接於比較器 102 的第二輸入端 106 與一第八參考電壓之間，在本實施例中，該第八參考電壓為接地點。中央處理器 22 另連接於該顯示裝置。

電壓偵測電路 100 之運作說明如下：起初、中央處理器 22 於第三通用輸入 / 輸出埠 28 輸出該導通開關訊號以將第一開關 118 維持在導通的狀態，而中央處理器 22 於第二通用輸入 / 輸出埠 26 輸出該不導通開關訊號以將第二開關 124 維持在不導通的狀態；若比較器 102 於輸出端 108 輸出該邏輯高控制訊號，則表示電池電壓 V 係高於 $(V_f * R_{12}) / (R_{12} + R_{11} \parallel R_{13})$ ，中央處理器 22 將一對應之第一高電力顯示訊號輸出至該顯示裝置；反之，若比較器 102 於輸出端 108 先輸出該邏輯低控制訊號，則中央處理器 22 於第三通用輸入 / 輸出埠 28 改輸出該不導通開關訊號以不導通第一開關 118，若比較器 102 於輸出端 108 改輸出該邏輯高控制

五、發明說明 (9)

訊號，則表示電池電壓 V 係介於 $(V_f * R_{12}) / (R_{12} + R_{11} \parallel R_{13})$ 與 $(V_f * R_{12}) / (R_{12} + R_{11})$ 之間，中央處理器 22 將一對應之第二高電力顯示訊號輸出至該顯示裝置；若比較器 62 於輸出端 68 仍輸出該邏輯低控制訊號，則可中央處理器 22 於第三通用輸入/輸出埠 28 改輸出該導通開關訊號以導通第一開關 118，及於第二通用輸入/輸出埠 26 改輸出該導通開關訊號以導通第二開關 124，若比較器 102 於輸出端 108 改輸出該邏輯高控制訊號，則表示電池電壓 V 係介於 $(V_f * R_{12}) / (R_{12} + R_{11})$ 與 $(V_f * R_{12} \parallel R_{14}) / (R_{12} \parallel R_{14} + R_{11} \parallel R_{13})$ 之間，中央處理器 22 將一對應之第三高電力顯示訊號輸出至該顯示裝置；若比較器 102 於輸出端 108 仍輸出該邏輯低控制訊號，則中央處理器 22 於第三通用輸入/輸出埠 28 改輸出該不導通開關訊號以不導通第一開關 118，若比較器 102 於輸出端 108 改輸出該邏輯高控制訊號，則表示電池電壓 V 係介於 $(V_f * R_{12} \parallel R_{14}) / (R_{12} \parallel R_{14} + R_{11} \parallel R_{13})$ 與 $(V_f * R_{12} \parallel R_{14}) / (R_{11} + R_{12} \parallel R_{14})$ 之間，中央處理器 22 將一對應之第四高電力顯示訊號輸出至該顯示裝置；若比較器 102 於輸出端 108 仍輸出該邏輯低控制訊號，則表示電池電壓 V 係低於 $(V_f * R_{12} \parallel R_{14}) / (R_{11} + R_{12} \parallel R_{14})$ ，中央處理器 22 將一對應之第五高電力顯示訊號輸出至該顯示裝置。上述之第一電阻 110 至第四電阻 122 之電阻值 R_1 至 R_4 之選定要使得 $(R_{12} \parallel R_{14}) / (R_{12} \parallel R_{14} + R_{11} \parallel R_{13})$ 小於 $(R_{12} / (R_{12} + R_{11}))$ 。

上述之電壓偵測電路 100 中的第一、第二電力區段偵

五、發明說明 (10)

測電路 114、120 係分別並聯於第一、第二電阻 110、112，然而第一、第二電力區段偵測電路 114、120 也可以其它連接方式連接於第一、第二電阻 110、112。舉例來說，第一、第二電力區段偵測電路 114、120 可同時只並聯於第一電阻 110 或只並聯於第二電阻 112，由於採用這種連接方式之電壓偵測電路的運作過程相似於上述之電壓偵測電路 100 的運作過程，所以於此不再贅述。

上述之電壓偵測電路 100 僅包含兩個電力區段偵測電路，然而電壓偵測電路 100 也可包含兩個以上之並聯或串聯之電力區段偵測電路。同樣的，由於採用這種較多電力區段偵測電路之電壓偵測電路的運作過程相似於上述之電壓偵測電路 100 的運作過程，所以於此不再贅述。

上述之電壓偵測電路 60、80 及 100 中電池電壓 V 係分別電連接至比較器 62、82 及 102 之第一輸入端 64、84 及 104，而參考電壓 V_{f3} 、 V_{f4} 及 V_f 係分別經由第一電阻 70、90 及 110 連接至比較器 62、82 及 102 之第二輸入端 66、86 及 106。然而，電壓偵測電路 60、80 及 100 中電池電壓 V 也可分別電連接至比較器 62、82 及 102 之第二輸入端 66、86 及 106，而參考電壓 V_{f3} 、 V_{f4} 及 V_f 則相應地可分別經由第一電阻 70、90 及 110 連接至比較器 62、82 及 102 之第一輸入端 64、84 及 104。由於採用這種連接方式之電壓偵測電路的運作過程也相似於上述之電壓偵測電路 100 的運作過程，

五、發明說明 (11)

所以於此不再贅述。

最後，電壓偵測電路 60、80 及 100 中電池電壓 V 及參考電壓 V_{f3} 、 V_{f4} 及 V_{f5} 之連接對象也可相互交換，亦即參考電壓 V_{f3} 、 V_{f4} 及 V_{f5} 可直接電連接至比較器 62、82 及 102 之第一輸入端 64、84 及 104 (或第二輸入端 66、86 及 106)，而電池電壓 V 則可分別經由第一電阻 70、90 及 110 連接至比較器 62、82 及 102 之第二輸入端 66、86 及 106。

相較於習知八位元類比 / 數位轉換器 12 之昂貴身價，本發明之電壓偵測電路 60、80 及 100 的成本相當低廉。本發明之電壓偵測電路也可以增加電力區段偵測電路的數量之方式，更精確地偵測電池電壓 V 之電力狀態。本發明之電壓偵測電路可偵測的電力區段之數目為 $2^N + 1$ ，其中 N 為電壓偵測電路中電力區段偵測電路的數量。此外，由於本發明之電壓偵測電路中的比較器及 MOS 開關皆可以一 ASIC 中的 OP 及 MOS 來實現，所以本發明之電壓偵測電路之體積相當小。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明專利之涵蓋範圍。

圖式簡單說明

圖式之簡單說明


圖一為本發明電壓偵測電路的第一實施例之電路圖。

圖二為本發明電壓偵測電路的第二實施例之電路圖。

圖三為本發明電壓偵測電路的第三實施例之電路圖。

圖式之符號說明

60、80、100	電壓偵測電路
62、82、102	比較器
70、90、110	第一電阻
72、92、112	第二電阻
74、114	第一電力區段偵測電路
94、120	第二電力區段偵測電路
116 第三電阻	118 第一開關
122 第四電阻	124 第二開關



六、申請專利範圍

1. 一種使用一電壓偵測電路偵測一電池之電力狀態的方法，該電壓偵測電路包含：

一處理器，其包含一第一通用輸入/輸出埠 (general purpose input/output port, GPIO) 及一第二通用輸入/輸出埠；

一比較器，其包含一第一輸入端、一第二輸入端及一輸出端，該第一輸入端係連接於該電池，該輸出端係連接於該處理器之第一通用輸入/輸出埠；

一第一電阻，連接於該比較器的第二輸入端與一第一電壓源之間；

一第一電力區段偵測電路，其係並聯於該第一電阻，該第一電力區段偵測電路包含一第三電阻及一串聯於該第三電阻之第一開關，該第一開關係連接於該處理器之第二通用輸入/輸出埠；以及


一第二電阻，連接於該比較器的第二輸入端與一第二電壓源之間；

該方法包含：

使用該處理器依據該第一通用輸入/輸出埠之電位於該第二通用輸入/輸出埠輸出一控制該第一開關之第一控制訊號；以及

使用該處理器依據該第一通用輸入/輸出埠之電位輸出一電力顯示訊號。

2. 如申請專利範圍第1項所述之方法，其另包含：



六、申請專利範圍

將該控制訊號輸出至一顯示裝置，以使該顯示裝置得以顯示該電池之電力狀態。

3. 如申請專利範圍第1項所述之方法，其中該第一開關為一金屬氧化半導體(MOS)電晶體。

4. 如申請專利範圍第3項所述之方法，其中該金屬氧化半導體電晶體係設置於一應用晶片(application specific integrated circuit, ASIC)中。

5. 如申請專利範圍第1項所述之方法，其中該處理器另包含一第三通用輸入/輸出埠，該方法另包含：
提供至少一第二電力區段偵測電路，其係並聯於該第二電阻，該第二電力區段偵測電路包含一第四電阻及一串聯於該第四電阻之第二開關，該第二開關係連接於該處理器之第三通用輸入/輸出埠；以及
使用該處理器依據該第一通用輸入/輸出埠之電位於該第三通用輸入/輸出埠輸出一控制該第二開關之第二控制訊號。

6. 如申請專利範圍第5項所述之方法，其中該第二開關為一金屬氧化半導體電晶體。

7. 如申請專利範圍第6項所述之方法，其中該金屬氧化

六、申請專利範圍

半導體電晶體係設置於一應用晶片中。

8. 如申請專利範圍第1項所述之方法，其中該第一電壓源係接地點。

9. 如申請專利範圍第1項所述之方法，其中該第二電壓源係接地點。

10. 如申請專利範圍第1項所述之方法，其中該比較器係設置於一應用晶片中。

11. 一種電壓偵測電路，其包含：


一處理器，其包含一第一通用輸入/輸出埠及一第二通用輸入/輸出埠；

一比較器，其包含一第一輸入端、一第二輸入端及一輸出端，該第一輸入端係連接於該電池，該輸出端係連接於該處理器之第一通用輸入/輸出埠；

一第一電阻，連接於該比較器的第二輸入端與一第一電壓源之間；

一第一電力區段偵測電路，其係並聯於該第一電壓源，該第一電力區段偵測電路包含一第三電阻及一串聯於該第三電阻之第一開關，該第一開關係連接於該處理器之第二通用輸入/輸出埠；以及

一第二電阻，連接於該比較器的第二輸入端與一第



六、申請專利範圍

二 電壓源之間；

其中該處理器係先依據該第一通用輸入/輸出埠之電位於該第二通用輸入/輸出埠輸出一控制該第一開關之第一控制訊號，然後再依據該第一通用輸入/輸出埠之電位輸出一電力顯示訊號。

12. 如申請專利範圍第11項所述之電壓偵測電路，其另包含：


一顯示裝置，連接於該處理器之第一通用輸入/輸出埠，用來依據該電力顯示訊號顯示該電池之電力狀態。

13. 如申請專利範圍第11項所述之電壓偵測電路，其中該第一開關為一金屬氧化半導體電晶體。

14. 如申請專利範圍第13項所述之電壓偵測電路，其中該金屬氧化半導體電晶體係設置於一應用晶片中。

15. 如申請專利範圍第11項所述之電壓偵測電路，其中該處理器另包含一第三通用輸入/輸出埠，該電壓偵測電路另包含：

至少一第二電力區段偵測電路，其係並聯於該第二電阻，該第二電力區段偵測電路包含一第四電阻及一串聯於該第四電阻之第二開關，該第二開關係連接於該處理器之第三通用輸入/輸出埠；



六、申請專利範圍

其中該處理器係依據該第一通用輸入/輸出埠之電位於該第三通用輸入/輸出埠輸出一控制該第二開關之第二控制訊號。


16. 如申請專利範圍第15項所述之電壓偵測電路，其中該第二開關為一金屬氧化半導體電晶體。

17. 如申請專利範圍第16項所述之電壓偵測電路，其中該金屬氧化半導體電晶體係設置於一應用晶片中。


18. 如申請專利範圍第11項所述之電壓偵測電路，其中該第一電壓源係接地點。

19. 如申請專利範圍第11項所述之電壓偵測電路，其中該第二電壓源係接地點。


20. 如申請專利範圍第11項所述之電壓偵測電路，其中該比較器係設置於一應用晶片中。




第 1/23 頁




第 2/23 頁




第 3/23 頁



第 3/23 頁



第 4/23 頁




第 5/23 頁



第 6/23 頁




第 7/23 頁




第 7/23 頁




第 8/23 頁



第 8/23 頁




第 9/23 頁



第 9/23 頁




第 10/23 頁



第 10/23 頁




第 11/23 頁



第 11/23 頁



第 12/23 頁




第 12/23 頁




第 13/23 頁




第 13/23 頁



第 14/23 頁



第 14/23 頁




第 15/23 頁




第 15/23 頁



第 16/23 頁




第 17/23 頁




第 17/23 頁




第 18/23 頁



第 19/23 頁




第 20/23 頁



第 21/23 頁



第 22/23 頁



第 23/23 頁

